FPGA Verification Engineer
Posted 2 days ago · 0 applicants
Saving, applying or scoring takes a few seconds to set up your free account.
The role in plain words
- B.Sc. in Electrical and Electronics Engineering
- Proven knowledge in Signal Processing and Control
- At least 3 years of experience in FPGA Verification
- Experience writing verification environments according to Reuse and UVM principles
- Integration of verification environments
- Familiarity with Assertion Based Verification
- Good familiarity with VIPs and integration into verification environment
- Familiarity with communication protocols (AXI, SPI, I2C, ETH, PCIe)
- Experience with design processes in VHDL / Verilog
Extracted from the job description · kept up to date automatically
Who this suits
Full job description
Original listing · kept for reference
הצטרפו לצוות ההנדסה המוביל שלנו בחטיבת מערכות טילים וחלל, שם תהיו חלק בלתי נפרד מפיתוח מערכות פורצות דרך. אנו מחפשים מהנדס/ת וריפיקציה FPGA מוכשר/ת להשתלבות בפרויקטים מולטי-דיסציפלינריים מאתגרים.
תפקיד זה מציע הזדמנות ייחודית לעבוד בצוות פיתוח קטן ואיכותי, המתמחה בתכן לוגי ועיבוד אות. תהיו אמונים על הקמה והרצת סביבות וריפיקציה מתקדמות, תוך שימוש במתודולוגיות חדשניות ובטכנולוגיות מובילות בתחום.
תחומי האחריות:
• הקמה והרצה של סביבות וריפיקציה עבור רכיבים מתכנתים או מודולים, בגישת Random Based Verification.
• שימוש במתודולוגיות System Verilog UVM משלב ההגדרה ועד רמת Functional Coverage.
• תמיכה בסביבות וריפיקציה קיימות (Legacy) בשפות Verilog / VHDL / System Verilog.
• כתיבת סקריפטים ב-TCL וב-PYTHON.
• השתתפות פעילה בבדיקה ואימות התכן במעבדה וכתיבת מסמכי בדיקות.
• עבודה עם גורמים פנים וחוץ ארגוניים, כתיבת מפרט טכני ותמיכה בשילובים.
אנו מזמינים אתכם/ן להצטרף לסביבה טכנולוגית עשירה, המאפשרת התפתחות מקצועית משמעותית והשפעה ישירה על פיתוח יישומים פורצי דרך במגוון מערכות ביבשה, באוויר, בים ובחלל.
Requirements
• תואר ראשון בהנדסת חשמל ואלקטרוניקה - חובה.
• ידע מוכח בעיבוד אות ובקרה - חובה.
• לפחות 3 שנות ניסיון בווריפיקציית FPGA - חובה.
• ניסיון בכתיבת סביבות וריפיקציה עפ"י עקרונות Reuse ו-UVM - חובה.
• ביצוע אינטגרציה של סביבות וריפיקציה - חובה.
• מימוש ודיווח Functional Coverage - חובה.
• עבודה עם UVM scoreboard ו/או UVM Register Model - חובה.
• הכרות עם Assertion Based Verification - יתרון.
• הכרות טובה עם VIP's והטמעה בסביבת הווריפיקציה - יתרון.
• הכרות עם פרוטוקולי תקשורת (AXI, SPI, I2C, ETH, PCIe) - יתרון.
• ניסיון בתהליכי פיתוח תכן בשפות VHDL / Verilog - יתרון.
for more jobs visit out jobs pages https://www.jobsseek.info/jobs למשרות נוספות בקרו בעמוד המשרות באתר שלנו
Questions about this role
- This listing did not state a salary. We only show pay when the employer publishes it.
- B.Sc. in Electrical and Electronics Engineering, Proven knowledge in Signal Processing and Control, At least 3 years of experience in FPGA Verification, Experience writing verification environments according to Reuse and UVM principles, Integration of verification environments