Senior Verification Engineer
פורסם לפני 13 ימים · 0 מועמדים
התפקיד במילים פשוטות
התפקיד כולל פיתוח ואימות של בלוקים קריטיים במערכת מורכבת ומתקדמת. המהנדס יעבוד בשיתוף פעולה עם צוותי הנדסה גלובליים וישפיע על הארכיטקטורה והמוצר.
- B.Sc. in Electrical Engineering, Computer Engineering, Computer Science, or a related field
- 5+ years of Verification experience
- SystemVerilog
- UVM
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
התפקיד מתאים למהנדסי אימות מנוסים עם לפחות 5 שנות ניסיון ורקע מעשי ב-SystemVerilog ו-UVM. הוא פחות יתאים למי שמחפש תפקיד התחלתי או ללא ניסיון בתחומים אלו.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיוןHybrid | Ra'anana / Haifa / Tel Aviv
Join one of the world's leading global technology companies, developing the next generation of semiconductor and processor technologies.
We are looking for a Senior Verification Engineer with hands-on experience in SystemVerilog and UVM to join a top-tier Verification team- an exciting opportunity to work on the development and verification of critical blocks in a complex, cutting-edge system. You'll have a real impact on the architecture and product while collaborating with global engineering teams in an international environment.
✨ What we offer:
• Hybrid work model
• Excellent compensation and benefits
• Meaningful technical challenges with real product impact
• International, innovative, and collaborative environment
Requirements:
✔️ B.Sc. in Electrical Engineering, Computer Engineering, Computer Science, or a related field
✔️ 5+ years of Verification experience
✔️ Hands-on experience with SystemVerilog and UVM
Interested? We'd love to hear from you!
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- היברידי
- B.Sc. in Electrical Engineering, Computer Engineering, Computer Science, or a related field, 5+ years of Verification experience, SystemVerilog, UVM