Verification Engineer
פורסם לפני 22 ימים · 0 מועמדים
התפקיד במילים פשוטות
התפקיד כולל הגדרה, תכנון ופיתוח של סביבות אימות מורכבות מבוססות UVM ו-SystemVerilog עבור מערכות עיבוד אותות ותקשורת. מהנדס או מהנדסת האימות יעבדו בצמוד לצוותי האלגוריתמים וה-RTL, יכתבו תוכניות אימות, יבצעו סימולציות ויפתחו מודלים ב-Python או MATLAB. העבודה מתמקדת בהובלת אסטרטגיית האימות מקצה לקצה כדי להבטיח את איכות המוצר.
- B.Sc. in Electrical Engineering / Electronics / Computer Engineering from a recognized academic institution
- 5+ years of experience in ASIC/FPGA verification
- Proven hands-on experience with SystemVerilog and UVM methodology
- Ability to work independently, solve complex problems, and have excellent interpersonal skills
- Experience writing scripts in Python and working with MATLAB
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
משרה זו מתאימה למהנדסי חומרה בעלי תואר ראשון בהנדסת חשמל, אלקטרוניקה או מחשבים, עם ניסיון של 5 שנים ומעלה באימות ASIC/FPGA וניסיון מעשי ב-SystemVerilog ו-UVM. היא פחות תתאים למי שאין לו ניסיון מוכח של מספר שנים בתחום האימות או למי שאינו שולט במתודולוגיית UVM.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיון
מחפש/ת את האתגר הטכנולוגי הבא שלך בעולם החומרה? חברת הייטק מובילה המפתחת פתרונות תקשורת אלחוטית מתקדמים מגייסת מהנדס/ת אימות פיתוח מערכות עיבוד אותות ותקשורת (Verification Engineer) מנוסה להצטרפות לצוות הפיתוח המוביל שלנו.
הצוות שלנו עוסק בפיתוח ואימות של אלגוריתמים מורכבים לעיבוד אותות (DSP) ומערכות תקשורת מתקדמות על גבי שבבים (ASIC/FPGA). בתפקיד זה, תעבוד/תעבדי בצמוד לצוותי האלגוריתמים וה-RTL, ותוביל/י את אסטרטגיית האימות מקצה לקצה תוך שימוש במתודולוגיות החדשניות ביותר בתעשייה כדי להבטיח את איכות המוצר.
תחומי האחריות:
• הגדרה, תכנון ופיתוח של סביבות אימות (Verification Environments) מורכבות מבוססות UVM/SystemVerilog.
• כתיבת תוכניות אימות (Verification Plans) מפורטות עבור בלוקים ומערכות עיבוד אותות (DSP) ותקשורת.
• ביצוע סימולציות, ניתוח כיסוי (Coverage) ואיתור באגים (Debugging) ברמת ה-RTL והמערכת.
• פיתוח מודלים של אימות ב-Python או MATLAB לצורך השוואה מול ה-RTL.
• שיתוף פעולה הדוק עם מהנדסי פיתוח חומרה (RTL) וצוותי אלגוריתמים (DSP) לצורך הבנת דרישות המערכת.
אנו מציעים הזדמנות יוצאת דופן להשפיע על מוצרים בחזית הטכנולוגיה העולמית, תוך עבודה בסביבה דינמית, תומכת ומקדמת מקצועית המעודדת חדשנות ויוזמה.
Requirements
• תואר ראשון בהנדסת חשמל / אלקטרוניקה / מחשבים ממוסד אקדמי מוכר - חובה.
• ניסיון של 5 שנים ומעלה באימות ASIC/FPGA - חובה.
• ניסיון מעשי מוכח בעבודה עם SystemVerilog ומתודולוגיית UVM - חובה.
• הבנה עמוקה במערכות עיבוד אותות (DSP) ופרוטוקולי תקשורת (כגון Wi-Fi, LTE, 5G, או RF) - יתרון משמעותי.
• ניסיון בכתיבת סקריפטים ב-Python ועבודה עם MATLAB - יתרון.
• יכולת עבודה עצמאית, פתרון בעיות מורכבות ויחסי אנוש מעולים.
for more jobs visit out jobs pages https://www.jobsseek.info/jobs למשרות נוספות בקרו בעמוד המשרות באתר שלנו
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- B.Sc. in Electrical Engineering / Electronics / Computer Engineering from a recognized academic institution, 5+ years of experience in ASIC/FPGA verification, Proven hands-on experience with SystemVerilog and UVM methodology, Ability to work independently, solve complex problems, and have excellent interpersonal skills