Senior Analog Design Engineer - MCU
פורסם לפני 28 ימים · 0 מועמדים
התפקיד במילים פשוטות
מהנדס/ת אנלוגי/ת בכיר/ה יוביל/תוביל את הפיתוח והאינטגרציה של טכנולוגיית הדור הבא של צריכת חשמל נמוכה במיוחד. התפקיד כולל פיתוח אלגוריתמים, אינטגרציה של הטכנולוגיה בעיצובי SoC חדשים של NXP, ומגוון משימות תכנון מעגלים ושבבים אנלוגיים, יחד עם אימות הפיתוחים החדשים.
- Minimum of 10 Years' experience
- Knowledge in circuit design
- Knowledge of RTL coding (Verilog)
- Knowledge of Static Timing Analysis (STA) flow
- Good system view and the HW-SW tasks separation
- Knowledge in analog design
- Knowledge of ultra-low power design techniques
- Knowledge of Skill and Python programing languages
- MsC in Electrical engineering
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
התפקיד מתאים למהנדסים/ות בעלי/ות ניסיון של 10 שנים לפחות בתכנון מעגלים, ידע בקידוד RTL (Verilog) וניתוח תזמון סטטי (STA). נדרשת הבנה טובה של המערכת והפרדת משימות חומרה-תוכנה, וניסיון עם כלי תכנון וסימולציה של Cadence Virtuoso. ידע בתכנון אנלוגי וטכניקות תכנון בהספק נמוך במיוחד מהווה יתרון.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיוןNXP Israel provides a unique and revolutionary holistic approach that goes far beyond existing conventions in the market.
We provide a complete solution for battery operated SoC design that dynamically reduce the required energy operation for the targeted performance to reach the minimum required energy in a wide range of frequencies, leading to significantly longer battery life.
We are looking for a Sr. Analog/Circuit engineer to join the Analog team in our Yokneam site and lead the development and integration of our next generation low power technology.
At This Position, You Will Be Responsible For
• Leading the next generation algorithm development of our ultra-low-power technology
• Leading the integration of our technology in new NXP SoC designs
• variety of Circuit and Analog chip design tasks
• validation of the new developments
The Ideal Candidate Should Have
• Minimum of 10 Years' experience
• Knowledge in circuit design
• Knowledge of RTL coding (Verilog)
• Knowledge of Static Timing Analysis (STA) flow
• Good system view and the HW-SW tasks separation
• Experience with Cadence Virtuoso design and simulation tools
• Excellent communication skills with multinational teams
• Independent and team player
• Knowledge in analog design is an advantage.
• Knowledge of ultra-low power design techniques is an advantage
• Knowledge of Skill and Python programing languages is an advantage
• Education: BsC in Electrical engineering, MsC is an advantage.
More information about NXP in Israel...
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- מהמשרד
- Minimum of 10 Years' experience, Knowledge in circuit design, Knowledge of RTL coding (Verilog), Knowledge of Static Timing Analysis (STA) flow, Good system view and the HW-SW tasks separation