Senior Design Verification Engineer
פורסם לפני 17 ימים · 0 מועמדים
התפקיד במילים פשוטות
התפקיד כולל פיתוח והרצה של תוכניות אימות (Verification) עבור תכנוני רשת ומערכות מבוססות Ethernet. העבודה היומיומית כוללת הקמה ותחזוקה של סביבות אימות, ביצוע סימולציות פונקציונליות, דיבאג, ניתוח כיסוי (Coverage) ושיתוף פעולה עם צוותי ארכיטקטורה, מערכת ותכנון.
- 5+ years of experience as a Verification Engineer
- Experience with networking protocols, specifically Ethernet
- Strong experience with Specman (preferred) OR SystemVerilog / UVM
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
התפקיד מתאים למהנדסי אימות מנוסים עם לפחות 5 שנות ניסיון, שליטה בפרוטוקולי תקשורת (בדגש על Ethernet) וניסיון ב-Specman או SystemVerilog/UVM.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיוןSenior Verification Engineer
Responsibilities:
• Develop and execute verification plans for complex network and Ethernet-based designs.
• Create and maintain verification environments using advanced methodologies.
• Perform functional simulation, debugging, and verification coverage analysis to ensure high-quality design delivery.
• Collaborate with system, architecture, and design teams to define verification strategies.
Requirements:
• 5+ years of experience as a Verification Engineer.
• Experience with networking protocols, specifically Ethernet – Must.
• Strong experience with Specman (preferred) OR SystemVerilog / UVM.
Location: Rosh HaAyin
Job number: 1872
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- 5+ years of experience as a Verification Engineer, Experience with networking protocols, specifically Ethernet, Strong experience with Specman (preferred) OR SystemVerilog / UVM