דלג לתוכן הראשי

Verification Specialist

Yael Korentec Technologiesיהוד-מונוסון, מחוז המרכז, ישראללא צויןFull-timeדרגה: דרגת ביניים

פורסם לפני 24 ימים · 0 מועמדים

שכר לא צוין במשרה זו

שמירה, הגשה או בדיקת התאמה — כמה שניות להקמת חשבון חינם.

תובנת Willbi

התפקיד במילים פשוטות

התפקיד כולל בנייה ופיתוח של סביבות וריפיקציה מתקדמות באמצעות SystemVerilog ו-UVM, יצירת תוכניות בדיקה והרצת סימולציות. כמו כן, תפתחו כיסוי פונקציונלי, בדיקות אקראיות מוגבלות ותתמכו בסביבות Verilog/VHDL קיימות.

חובה
  • B.Sc. in Electrical/Electronics Engineering
  • 3+ years of FPGA/ASIC Verification experience
  • SystemVerilog
  • UVM
  • Verification environment integration and coverage analysis
יתרון
  • Assertion Based Verification (ABV)
  • Experience with Verification IPs
  • Familiarity with PCIe, Ethernet, I2C, SPI, AXI
  • RTL design background (Verilog/VHDL)

חולץ מתיאור המשרה · מתעדכן אוטומטית

למי זה מתאים

התפקיד מתאים למהנדסי אימות FPGA/ASIC עם ניסיון של 3 שנים לפחות, בעלי ידע חזק ב-SystemVerilog ו-UVM. הוא אידיאלי למי שמחפש להשפיע על מתודולוגיות אימות ולעבוד על מערכות מורכבות, ולא רק לתחזק סביבות קיימות.

תיאור המשרה המלא

המשרה המקורית · נשמר לעיון

A leading defense company in Central Israel is rebuilding its FPGA verification infrastructure and is looking for an experienced FPGA Verification Engineer to take part in designing and developing a new verification environment from the ground up for cutting-edge defense products.

This is a great opportunity to influence verification methodologies, work on complex FPGA-based systems, and collaborate with multidisciplinary engineering teams developing next-generation technologies.

What you'll do:

• Build and develop advanced verification environments using SystemVerilog & UVM

• Create test plans, testbenches and execute simulations

• Develop Functional Coverage, Constraint Random testing, Scoreboards and Register Models

• Support and improve existing Verilog/VHDL environments

• Develop automation tools using Python & TCL

We're looking for:

• B.Sc. in Electrical/Electronics Engineering

• 3+ years of FPGA/ASIC Verification experience

• Strong hands-on experience with SystemVerilog & UVM

• Experience with verification environment integration and coverage analysis

• Python and TCL scripting skills

Nice to have:

• Assertion Based Verification (ABV)

• Experience with Verification IPs

• Familiarity with PCIe, Ethernet, I2C, SPI, AXI

• RTL design background (Verilog/VHDL)

If you're looking for a role where you can build, influence and make a real technical impact rather than just maintain existing environments, I'd love to hear from you!

אודות Yael Korentec Technologies
פרופיל החברה · בקרוב

ביקורות עובדים · בקרובעוד משרות ב-Yael Korentec Technologies

שאלות על המשרה

  • המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
Yael Korentec Technologies
פורסם לפני 24 ימים · 0 מועמדים
בדקו את ההתאמה