דלג לתוכן הראשי

Experienced Logic Design Engineer

Intelפתח תקווה, מחוז המרכז, ישראלמהמשרדFull-timeדרגה: בכיר/ה

פורסם 5 באוג׳ · 0 מועמדים

שכר לא צוין במשרה זו

שמירה, הגשה או בדיקת התאמה. פתיחת חשבון חינם לוקחת כמה שניות.

תובנת Willbi

התפקיד במילים פשוטות

מהנדס/ת תכנון לוגי (Logic Design) שיוביל/תוביל מחזורי פיתוח מלאים מארכיטקטורה ועד ל-Tape-out של רכיבי IPU ו-NIC. התפקיד כולל עבודה עם טכנולוגיות סיליקון מתקדמות ושיתוף פעולה צמוד עם צוותי ארכיטקטורה, ולידציה, חומרה ותוכנה.

חובה
  • BSc. in Electrical Engineering or BSc. in Computer Engineering
  • Minimum 7 Years Of Experience In Chip Design
  • Experience with System Verilog or Verilog
  • Leading full development cycles of design units from architecture to tape-out
  • Excellent problem-solving ability
יתרון
  • Tools experience: LINT/CDC/RDC/SDC
  • Basic knowledge with Synthesis tools
  • Scripting skills in Perl/Python

חולץ מתיאור המשרה · מתעדכן אוטומטית

למי זה מתאים

התפקיד מתאים למהנדסי/ות חשמל או מחשבים עם לפחות 7 שנות ניסיון בתכנון שבבים וניסיון ב-SystemVerilog או Verilog. הוא פחות מתאים למועמדים חסרי ניסיון או כאלה המחפשים עבודה מרחוק מלאה.

תיאור המשרה המלא

המשרה המקורית · נשמר לעיון

Job Details

Job Description:

The Ethernet Silicon Engineering Group is looking for a talented and enthusiastic Logic Designer to join our growing team and take part in developing state-of-the-art IPU (Infrastructure Processing Unit) and NIC (Network Internet Card) products that will help speed up Data Centers Networking and make a direct impact on the lives of every person on Earth.You will be working with the latest silicon technologies and processes to build the most advanced large-scale networking complex designs.

As part of this role, you will lead the full development cycles of design units from architecture to tape-out and work in full collaboration with the architecture, validation, Backend, Firmware, Software, and SOC teams.

Qualifications

Qualifications:

BSc. in Electrical Engineering or BSc. in Computer Engineering.

Minimum 7 Years Of Experience In Chip Design.

Experience with System Verilog or Verilog.

Excellent problem-solving ability.

Good communication skills, Team player, High work motivation.

Advantages

Experience with Networking designs.

Tools experience: LINT/CDC/RDC/SDC.

Basic knowledge with Synthesis tools.

Scripting skills in Perl/Python.

Job Type

Experienced Hire

Shift

Shift 1 (Israel)

Primary Location:

Israel, Petah-Tikva

Additional Locations:

Posting Statement

All qualified applicants will receive consideration for employment without regard to race, color, religion, religious creed, sex, national origin, ancestry, age, physical or mental disability, medical condition, genetic information, military and veteran status, marital status, pregnancy, gender, gender expression, gender identity, sexual orientation, or any other characteristic protected by local law, regulation, or ordinance.

Position of Trust

N/A

Work Model for this Role

This role will require an on-site presence. * Job posting details (such as work model, location or time type) are subject to change.

אודות Intel
פרופיל החברה · בקרוב

ביקורות עובדים · בקרובעוד משרות ב-Intel

שאלות על המשרה

  • המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
דומות וקשורות
Intel
פורסם 5 באוג׳ · 0 מועמדים
בדקו את ההתאמה