דלג לתוכן הראשי

VLSI Design Engineer

Retym, Incרמת גן, מחוז תל אביב, ישראללא צויןFull-timeדרגה: בכיר/ה

פורסם לפני 29 ימים · 0 מועמדים

שכר לא צוין במשרה זו

שמירה, הגשה או בדיקת התאמה — כמה שניות להקמת חשבון חינם.

תובנת Willbi

התפקיד במילים פשוטות

מהנדס/ת תכנון VLSI/מיקרו-ארכיטקט/ית זה יעצב/תעצב מערכות תקשורת חדשניות ומתוחכמות מאפס. התפקיד כולל מציאת פתרונות יצירתיים לאתגרי ארכיטקטורה ועיצוב פרטי היישום המדויקים.

חובה
  • 5 years of experience as ASIC/FPGA designer
  • Strong Verilog/System-Verilog experience
  • Familiar with simulation tools/environments, verification methodologies
  • Strong team player, solid interpersonal skills
  • Entrepreneurial can-do attitude, self-motivated, able to work independently
יתרון
  • Familiar with advanced design practices (Clock/Voltage domain crossing, Low Power Design, DFT)
  • Design DSP of oriented blocks
  • Ethernet (100G and above)
  • Scripting experience using several of the following: Python, Perl, TCL

חולץ מתיאור המשרה · מתעדכן אוטומטית

למי זה מתאים

התפקיד מתאים למהנדסים/ות בעלי/ות 5 שנות ניסיון בתכנון ASIC/FPGA וניסיון חזק ב-Verilog/System-Verilog. הוא דורש יכולת עבודה עצמאית, מוטיבציה גבוהה וכישורי עבודת צוות חזקים.

תיאור המשרה המלא

המשרה המקורית · נשמר לעיון

We are looking for talented and experienced VLIS Design Engineers/Micro-architects.

As an VLIS Design Engineer/Micro-architect, you'll have the opportunity to design highly sophisticated, innovative new cutting edge communication systems from scratch.

In this position you will be responsible for coming up with creative solutions to architectural challenges and crafting the very fine details of the implementation

Requirements:

Job requirements:

• 5 years of experience as ASIC/FPGA designer

• Strong Verilog/System-Verilog experience

• Familiar with simulation tools/environments, verification methodologies

• Strong team player, solid interpersonal skills

• Entrepreneurial can-do attitude, self-motivated, able to work independently

• BS/MS in EE/CE from lead universities

Background in one or more of the following domains is an advantage:

• Familiar with advanced design practices (Clock/Voltage domain crossing, Low Power Design, DFT)

• Design DSP of oriented blocks

• Ethernet (100G and above)

• Scripting experience using several of the following: Python, Perl, TCL

אודות Retym, Inc
פרופיל החברה · בקרוב

ביקורות עובדים · בקרובעוד משרות ב-Retym, Inc

שאלות על המשרה

  • המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
Retym, Inc
פורסם לפני 29 ימים · 0 מועמדים
בדקו את ההתאמה