דלג לתוכן הראשי

Physical Design (Backend) Technical Leader

Intelפתח תקווה, מחוז המרכז, ישראלמהמשרדFull-timeדרגה: ליד

פורסם 29 ביולי · 0 מועמדים

שכר לא צוין במשרה זו

שמירה, הגשה או בדיקת התאמה. פתיחת חשבון חינם לוקחת כמה שניות.

תובנת Willbi

התפקיד במילים פשוטות

התפקיד כולל הובלה טכנית של תהליכי התכנון הפיזי (Physical Design) והמימוש של שבבי VLSI מתקדמים במוצרי האלחוט של אינטל. העבודה כוללת אופטימיזציה של פתרונות הספק, ביצועים ושטח (PPA), הגדרה ושיפור של מתודולוגיות עבודה, פתרון בעיות תכנון מורכבות וחניכה של מהנדסים צעירים.

למי זה מתאים

התפקיד מתאים למהנדסי חשמל או מחשבים בעלי 10 שנות ניסיון מעשי לפחות בתכנון פיזי של VLSI ומובילות טכנית. הוא פחות מתאים למהנדסים מתחילים או לחסרי ניסיון בכלים ייעודיים ובשפות סקריפטים.

תיאור המשרה המלא

המשרה המקורית · נשמר לעיון

Job Details

Job Description:

We are seeking for a highly experienced and motivated Senior Physical Design Technical Lead to join our group and lead and drive backend implementation of advanced Intel wireless products.

As part of your job you will define and improve design implementation flows, automation and signoff methodologies.

Technically Lead the physical design flow and implementation activities for complex VLSI chips, ensuring high performance and reliability.

Optimize power, performance, and area (PPA) metrics through advanced techniques and tools.

Analyze and resolve design issues related to Place and Route, timing, power, signal integrity, and manufacturability.

Collaborate with other Intel design teams to ensure seamless integration and optimization of design specifications.

Mentor and guide junior engineers, providing technical expertise and support. Interface with EDA vendors to evaluate and integrate new tools and technologies and stay updated with the latest industry trends and advancements in VLSI Physical design.

Qualifications

• BSc/MSc in electrical or computer engineering.

• 10+ years of hands-on experience in VLSI physical design, with a proven track record of successful projects working with advanced technology nodes.

• Excellent familiarity with all Physical Design implementation flows and techniques, including floorplanning, placement, routing, and timing closure.

• Proficiency in Synopsys EDA tools (Cadence is an advantage).

• Knowledge of scripting languages such as Python, Perl, or TCL.

• Strong understanding of STA, IR drop, EM analysis, DRC/LVS, and ECO flows. Experience with power, performance, and area (PPA) optimization.

• Experience in managing and mentoring technical teams.

• Excellent problem-solving skills and attention to detail. Strong communication and teamwork skills

Job Type

Experienced Hire

Shift

Shift 1 (Israel)

Primary Location:

Israel, Petah-Tikva

Additional Locations:

Business Group

The Silicon Engineering Group (SIG) is a worldwide organization focused on the development and integration of SOCs, Cores, and critical IPs from architecture to manufacturing readiness that power Intel’s leadership products. This business group leverages an incomparable mix of experts with different backgrounds, cultures, perspectives, and experiences to unleash the most innovative, amazing, and exciting computing experiences.

Posting Statement

All qualified applicants will receive consideration for employment without regard to race, color, religion, religious creed, sex, national origin, ancestry, age, physical or mental disability, medical condition, genetic information, military and veteran status, marital status, pregnancy, gender, gender expression, gender identity, sexual orientation, or any other characteristic protected by local law, regulation, or ordinance.

Position of Trust

N/A

Work Model for this Role

This role will require an on-site presence. * Job posting details (such as work model, location or time type) are subject to change.

אודות Intel
פרופיל החברה · בקרוב

ביקורות עובדים · בקרובעוד משרות ב-Intel

שאלות על המשרה

  • המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
דומות וקשורות
Intel
פורסם 29 ביולי · 0 מועמדים
בדקו את ההתאמה